| .. |
|
DebugConfig
|
b408de780d
增加对ACC_MOTINOVA、ACC_WELLING_EN管脚的初始化配置，并在接收到上电指令后，将ACC_MOTINOVA置高，ACC_WELLING_EN置高3s后置低；接收到下电指令后，将ACC_MOTINOVA置低，ACC_WELLING_EN置高1s后置低;
|
1 年之前 |
|
MOTINOVA_CDL
|
70a3ea13b2
default 250K
|
1 年之前 |
|
RTE
|
293d2700cd
第一次提交，经过初步测试功能正常，包含：
|
6 年之前 |
|
bin
|
70a3ea13b2
default 250K
|
1 年之前 |
|
JLinkLog.txt
|
70a3ea13b2
default 250K
|
1 年之前 |
|
JLinkSettings.ini
|
293d2700cd
第一次提交，经过初步测试功能正常，包含：
|
6 年之前 |
|
MOTINOVA_CDL.uvprojx
|
70a3ea13b2
default 250K
|
1 年之前 |
|
startup_stm32f103xb.lst
|
26e299f8a0
CAN波特率更改由GPIO配置；
|
1 年之前 |
|
startup_stm32f103xb.s
|
293d2700cd
第一次提交，经过初步测试功能正常，包含：
|
6 年之前 |
Ye Jin
70a3ea13b2
default 250K